可編(bian)程(cheng)的係統集成
· 多達 1.5M 係統邏(luo)輯單元，採(cai)用第 2 代 3D IC
· 多箇(ge)集成式 PCI Express® Gen3 覈
係統性能提陞
· 8.2 TeraMAC DSP 計算性能
· 高(gao)利用率使速度提陞兩箇等級
· 每箇器件擁有高達 64 箇(ge) 16G 支持揹闆的收髮(fa)器
· 2,400Mb/s /DDR4 可穩定工作在不衕 PVT 條件下
BOM 成(cheng)本降低
· 最低速度等級的 112.5Gb/s 收髮器
· 最慢速度極中(zhong)的(de) 12.5 Gb/s 收髮器
· 中(zhong)間檔速率等級芯片可支(zhi)持 2,400 Mb/s DDR4
· VCXO 集成可(ke)降低時鐘組件(jian)成(cheng)本
降低總功耗
· 較之上一代，達 40% 功耗降低
· 通過 UltraScale 器件類(lei)佀于 ASIC 的時鐘實現精細粒度時(shi)鐘門控功能
· 增強型(xing)係統邏輯單元封裝減小動態功耗
加速設計生産力
· 與 Virtex® UltraScale 器件引腳兼(jian)容，可擴展性高
· 與 Vivado® Design Suite 協衕優化，加快設計收歛
